培訓方式以講課和實驗穿插進行

?

課程介紹：

本次培訓共分三部分：前兩部分培訓將集中介紹Mentor DFT與ATPG工具。第三部分將以Mentor Memory BIST以及與邊界掃描的集成等相關內容為主。其中穿插一些練習，以便工程師能更好的理解工具的使用。

隨著芯片復雜度的提高，測試成本在整個芯片開發成本中所占有的比例也與日俱增。業界先進芯片的測試成本已經達到整個芯片開發成本的70％。當今，DFT技術已經成為保證芯片質量和公司質量信譽，降低測試成本的關鍵技術，進行可測試驗性設計(Design For Test)已成為當今大規模集成電路開發過程中的重要環節。

Mentor Graphics公司做為EDA行業在DFT領域的領導者，提供業界最先進的DFT解決方案，內容包括ATPG解決方案和BIST解決方案。

ATPG方面，Mentor公司提供的FastScan是業界最杰出的測試向量自動生成工具，它可以針對全掃描IC設計或規整的部分掃描設計生成高質量的的測試向量；Mentor公司提供的帶嵌入式壓縮引擎的ATPG工具TestKompress擁有無以倫比的技術優勢，它提供的嵌入式壓縮模塊可以很方便地集成到用戶的設計，專利的EDT（Embedded Deterministic Test）算法在保證測試質量的前提下顯著地（目前可達到100倍）壓縮測試向量數目，并大大提高了ATPG運行的速度，從而達到降低測試成本的目的。

Mentor公司提供的MBISTArchitect能夠自動創建MBIST邏輯，完成BIST邏輯與存儲器的連接，集成MBIST的測試向量供測試機直接使用。MBISTArchitect以其簡捷、易用、支持用戶自定義測試算法等技術優勢而被推崇為業界市場份額最大的MBIST工具。它支持多種測試算法，用戶還可以自定義算法。它能夠在多個存儲器之間共享BIST控制器，實現并行測試，從而顯著縮短測試時間和節約芯片面積。MBIST結構中還可以包括故障的自動診斷功能，方便了故障定位和開發針對性的測試向量。

邊界掃描測試技術創建邊界掃描結構并且為設計中其它的測試方法包括掃描、存儲器BIST和邏輯BIST提供芯片級的控制。Mentor公司提供的BSDArchitect工具讀入IC、ASIC或MCM設計的行為級VHDL或Verilog描述，生成符合IEEE1149.1邊界掃描標準的VHDL或Verilog電路描述，并將它插入到原來的設計中；為實現自動驗證，它還可以生成一個可用于任何VHDL或Verilog仿真器的測試基準文件；此外，BSDArchitect形成設計的BSDL模型，為生成測試向量做準備。

本次課程將為用戶展示和集中講解Mentor公司在DFT領域領先ATPG技術和解決方案，結合相應的上機練習課程使用戶能夠更加深入的理解在ATPG領域所備受關注的各種問題以及Mentor公司的DFT工具為您所帶來的價值。

?

在這次課中可以學到：

第一部分：可測性設計原理的介紹以及工具的基本使用

l?????????DFT Basic Concepts

l?????????Full Scan and ATPF Flow

l?????????Configuring Scan Chains/Test Logic and Full Scan Flow

第二部分：如何利用ATPG工具提高故障覆蓋率

l?????????Understanding ATPG Messaging

l?????????Achieving High Test Coverage

l?????????Testing for High Quality

l?????????Troubleshooting Low Test Coverage

l?????????Troubleshooting Test Patterns

第三部分：?Memory BIST的使用以及與邊界掃描工具的集成

l??????????Memory Test and BIST concept introduction

l??????????BIST Insertion and Pattern Translation

l??????????BIST Generation and Integrated with Boundary Scan