亚洲v高清理论电影,国产亚洲精品影视在线产品 ,中文亚洲AV片在线观看不卡


嵌入式OS-Linux

Linux應用開發班
嵌入式Linux系統開發班

嵌入式Linux驅動開發班
Linux網絡工程及系統管理
Linux驅動、系統、應用全能班

嵌入式CPU--ARM

ARM開發培訓班

CortexM3+uC/OS培訓班

嵌入式OS--WinCE

單片機培訓

嵌入式硬件設計

Allegro Cadence PCB設計初級和中級班

Allegro Cadence PCB設計高級班

PCB Layout培訓-線路板設計全能班

Altium Designer Layout高速硬件設計

嵌入式OS--VxWorks

PowerPC嵌入式系統/編譯器優化


PLC編程/變頻器/數控/人機界面

PLC編程系列培訓課程表
變頻器系列培訓課程表

人機界面、數控系列培訓課程表

開發語言/數據庫/軟硬件測試

Java/.NET/C#/SQL全能培訓班

3G手機軟件測試、硬件測試

芯片設計/大規模集成電路VLSI

云計算、物聯網

開源操作系統Tiny OS開發

小型機系統管理

IBM AIX 6 Basics培訓班

IBM AIX 6 System II培訓班

其他類

WEB在線客服

QQ客服一

QQ客服二

QQ客服三

雙休日、節假日及晚上可致電值班電話：4008699035 值班手機：15921673576 或加qq:1299983702和微信:shuhaipeixun

值班QQ:

值班網頁在線客服,點擊交談：

公益培訓通知與資料下載

最新公益培訓活動通知

學習資料下載中心

企業招聘與人才推薦(免費)

合作企業最新人才需求公告
◆招人、應聘、人才合作，請把需求發到officeoffice@126.com或訪問端海旗下網站--- 電子人才網： www.morning-sea.com.cn

合作伙伴與授權機構

現代化的多媒體教室

端海招聘啟示

最新招聘信息（2020年7月20日）

培訓班最新動態

　　　　　　集成電路IC設計工程師培訓班

課程說明

　本課程講授基于Synopsys EDA tools構成的ASIC/SOC數字電路前端開發流程，學員通過運用數字邏輯、硬件描述語言完成一個中等規模的專題項目設計，在課程過程中掌握數字集成電路的coding、仿真、綜合、靜態時序分析、可測性設計、一致性驗證等一系列數字電路前端流程中的設計技巧，最終使學員達到能獨立完成中等規模電路模塊的前端設計水平。模擬前端設計當中建模、模擬、驗證、優化，以及模擬電路設計中的測試電路技術和可測性設計技術和最新的亞微米CMOS電路設計技術，通過多個專題實驗幫助學員熟悉模擬設計流程，提升學員分析、設計、優化、測試電路的能力。本課程涵蓋模擬設計領域相關技術的核心內容，注重基礎知識和實用技巧的講解外，還將特別講授近年發表在JSSC/ISSCC等國際一流雜志上最新的設計理念。本課程為模擬設計高端精華課程，老師將多年實踐經驗手把手教授，讓學員在真實的項目實踐環境中提升技術水平，熟練使用EDA工具，真正掌握IC設計中“漁”的手段

　本課程同時講授CMOS模擬集成電路結構的分析與設計，詳細介紹在不同應用指標要求下的多種模擬電路模塊的設計，以及設計所必須考慮的測試問題，通過課題實踐范例和專題制作，讓學員掌握CMOS模擬集成電路的實際設計方法、實用技巧以及成熟的設計經驗。本課程包括以下四個教學模塊，分別是：

前端設計實用技術，內容包含CMOS模擬電路工藝與器件模型分析，版圖基本知識，學習Unix/Linux操作系統及命令，前端設計常用EDA工具的安裝、調試及基本使用方法；

模擬設計實踐培訓，內容包含實踐性地電流鏡電路分析與設計、參考源電路設計，在此基礎上介紹模擬電路的噪聲模型與分析以及開關電容電路設計、放大器電路設計、運放反饋設計、運放穩定性與頻率補償、運算跨導放大器(OTA)、比較器設計等技巧。以高性能運放和比較器為實例進行分析與指導，進行AD/DA電路模型分析、SNR分析、ADC和DAC電路結構分析、仿真驗證技術的學習。還將以PLL、Sigma-delta ADC/DAC為設計實例，著重講述各模塊電路的劃分與設計技巧，通過專題實踐幫助學員快速熟悉、掌握模擬電路設計的流程；

前端設計高級技術進階，內容以業界主流的音頻產品為實例，進行模擬電路設計與版圖設計的關系、測試電路技術、可測性設計技術，以及亞微米CMOS電路設計技術的教學；

培訓目標

　幫助學員熟悉并掌握典型數字ASIC/SOC芯片前端開發流程和設計技巧，以及相關設計軟件的使用，課程結束后學員可積累相當于1年左右的實際工作經驗，能夠獨立完成ASIC/SOC中等模塊的設計。
　掌握模擬集成電路基本原理與實際范例，能分析和設計各類CMOS模擬集成電路，掌握CMOS模擬電路設計流程和設計方法，可獨立完成模擬電路前端設計，具備一定的實際設計經驗，成為中級模擬IC前端設計工程師。

　本培訓在短時間內快速提高版圖知識及實戰能力，具備實踐項目能力——
（1）如何進行版圖的驗證（DRC/LVS）；
（2）Latch up和ESD原理及版圖設計。
同時，在加強實踐項目能力的基礎上，鞏固加強基礎知識——
（1）UNIX操作系統的使用、Virtuoso layout工具使用等知識；
（2）數字標準單元（如反相器、與非門、D觸發器等）的版圖設計
（3）模擬電路（如偏置電路和差分放大電路等）的版圖設計；

入學要求

有數字電路設計和硬件描述語言的基礎或自學過相關課程。

班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號)

每期人數限3到5人。

上課時間和地點

上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山學院/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協同大廈
最近開課時間(周末班/連續班/晚班）：IC設計工程師培訓班：2020年7月20日

實驗設備

　    ☆資深工程師授課


        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質

        專注高端培訓15年，端海提供的證書得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

最新優惠

◆請咨詢客服。

質量保障

        1、可免費在以后培訓班中重聽；
        2、免費提供課后技術支持，保障培訓效果。
        3、培訓合格學員可享受免費推薦就業機會。

集成電路IC設計工程師培訓班

第一階段 集成電路前端設計

計算機操作系統UNIX應用；
數字電路邏輯設計；
硬件描述語言HDL和邏輯綜合初步；
集成電路設計導論及流程；
半導體器件原理及集成電路概論；
項目設計實踐（C）。

CMOS VLSI設計原理；
ASIC設計導論；
數字系統設計與FPGA現成集成；
可測性設計；
項目設計實踐。

RTL驗證；
靜態時序分析（STA）；
邏輯綜合（Logic Synthesis）；
可測性設計（DFT）；
IP Based設計；
軟硬件協同設計仿真；
Matlab系統設計

第二階段 數字集成電路后端設計

半導體器件原理及集成電路概論；
集成電路設計導論及流程；
版圖設計知識；
版圖設計工具及使用方法；
項目設計實踐（C）。

CMOS集成電路設計原理；
ASIC設計導論；
IC布局布線設計；
版圖驗證和提��；
可測性設計；
項目設計實踐。

Top-Down設計流程；
Full-Customer設計流程；
標準單元庫設計；
單元庫的各種庫文件；
各種單元的功能，結構和版圖。

第三階段 實戰強化

1、代碼編寫及仿真技巧

系統介紹verilog語法規范、語言與電路實現之關系，以及RTL仿真技術、RTL代碼編寫技巧、控制單元和數據通路單元的實現技巧、基于Verilog語言的測試編碼技巧，功能驗證及Testbench搭建的技巧。

2、綜合技術

講述綜合基礎、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設計環境和設計約束的制定、綜合優化的技巧、實現優化結果的可綜合代碼編寫技術等。

3、可測試設計技術

基于Synopsys DFT compiler的DFT技術，介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現的基本流程。

4、靜態時序分析技術

基于Synopsys PT的靜態時序分析技術，介紹靜態時序分析、基于TCL技術的處理過程和常用的時序分析方法。

5、一致性驗證技術介紹

介紹一致性驗證技術，使學員了解基于Synopsys Formality 的一致性驗證方法。9、實際電流鏡設計
6、基準源設計與hspice使用技巧
7、運放設計與hspice使用技巧，二級運放，RC二級運放
8、比較器、振蕩器設計
9、電源系統設計（LDO）原理、結構、設計
10、Virtuoso LE使用與drc, lvs、版圖設計實例
11、電源系統設計（DC-DC）

6、Cache控制器專題項目

項目實踐：

本課程專題實驗是構造一個8位CPU（8051）的外部Cache控制器，用于實現CPU通過LPC協議(Intel的一種主板總線協議)訪問外部LPC FW Hub(Burst訪問)的執行程序。本項目包括CPU core接口模塊,控制狀態寄存器模塊,two-way組相聯的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學員可以從中學習如何從IP,標準接口spec和Cache算法入手，進行項目的Architecture設計，完成模塊劃分，設計spec和RTL代碼，建立仿真計劃和仿真環境，完成整個項目的功能仿真到綜合、STA，以及一致性驗證,實現一個較完整的SOC設計流程。設計規模在萬門級。在0.25um工藝庫下，頻率不小于100MHz。