| 課程進(jìn)度安排 |
|
| 時間 |
課程大綱 |
|
| 第一階段 |
|
| 學(xué)習(xí)目標(biāo) |
掌握Linux基本操作，vi編輯器的使用，virtuoso軟件的操作。 |
|
| |
1 Linux的用戶界面及工作站的登陸。
1.1 Linux概述
1.2 Linux系統(tǒng)訪問
1.3 Linux的圖形用戶界面
1.4 Linux的文件和目錄
1.5 文本編輯器Vi
實驗：登陸工作站，訪問相關(guān)目錄和文件，編輯文件。
|
|
| |
2 virtuoso軟件的啟動
2.1 virtuoso軟件的配置文件cds.lib
2.2 icfb的啟動：icfb
2.3 版圖建庫的文件display.drf
實驗:編輯 cds.lib文件。
啟動icfb,建立一個layout 庫，刪除一個庫。
3 virtuoso軟件的操作
3.1 快捷的默認(rèn)設(shè)置。
3.2 快捷的個人設(shè)置，怎么修改快捷鍵。
3.3 Grid的設(shè)置----0.005u
3.4 繪制Path、Rectangle
實驗:編輯.cdsinit 文件。
使用快捷鍵繪制Path、Rectangle，切除、添加部分圖形。
|
|
| |
4.
4.1
IC設(shè)計流程及
4.2IC版圖設(shè)計的作用
4.3平面半導(dǎo)體工藝和術(shù)語
4.4CMOS基本工藝過程
4.5NMOS/PMOS/NPN/PNP 及其版圖實現(xiàn)
4.6反相器的版圖實現(xiàn)
4.7版圖設(shè)計環(huán)境及工具的使用
4.8版圖編輯的快捷鍵 |
| 第二階段 |
|
| 學(xué)習(xí)目標(biāo) |
了解IC版圖的基本概念，半導(dǎo)體的工藝流程，學(xué)會做版圖的基本器件。 |
|
| |
5 半導(dǎo)體基礎(chǔ)理論、集成電路制造工藝
5.1 PN結(jié)
5.2 PN結(jié)二極管
5.3 MOS場效應(yīng)晶體管
5.4 集成電路中的器件結(jié)構(gòu)
5.5 外延生長
5.6 掩膜制版工藝
5.7 光刻
5.8 熱氧化
5.9 摻雜工藝（熱擴(kuò)散、離子注入）
5.10 刻蝕
5.11 化學(xué)氣相淀積
5.12 鍍膜
6 集成電路設(shè)計概述
6.1 集成電路設(shè)計流程和設(shè)計工具
6.2 國內(nèi)外集成電路技術(shù)發(fā)展概況
6.3 國內(nèi)外主要集成電路晶圓代工廠(Foundry)介紹
|
|
| |
6 半導(dǎo)體器件原理及版圖設(shè)計
6.1 Design Rule的基本概念及內(nèi)容。
6.2 MOS管的版圖設(shè)計及剖面圖。
6.3 反相器（invter）的結(jié)構(gòu)及版圖設(shè)計
6.4 電阻的種類（well\poly\diff\mos）及版圖設(shè)計
6.5 電容的種類（mim\mom\mos）及版圖的設(shè)計
6.6 二極管及三極管的原理及版圖設(shè)計
實驗：做一個mos管，做所有的電阻和電容器件，做一個二極管及三極管。做一個invter，且把幾個invter串起來組成一個小電路。
|
|
| |
7.1并聯(lián)晶體管的版圖實現(xiàn)
7.2串聯(lián)晶體管的版圖實現(xiàn)
7.3棍棒圖
7.4二輸入與非門和或非門的版圖實現(xiàn)
7.5設(shè)計規(guī)則的介紹
7.6高驅(qū)動門及其版圖: 多指 |
| 第三階段 |
|
| 學(xué)習(xí)目標(biāo) |
學(xué)會DRC和LVS。 |
|
| |
|
|
| |
8.設(shè)計一個NAND芯片版圖
9 DRC的概念及檢查DRC的軟件。
9.1 DRC的概念，基于Design Rule的check.
9.2DRC的配置及操作。
9.3 DRC的介紹。
9.4 DRC Results 的讀取及修改ERROR。
10 LVS的概念及檢查LVS的
10.1 LVS的概念，Netlist的手工提取和自動提取。
10.2 Calibre LVS的配置及操作。
10.3 LVS Command file (runset)的介紹
10.4 LVS Report 的讀取及修改ERROR。
實驗：
1、INV芯片的LVS驗證及修改
2、Control芯片的LVS驗證及修改
|
|
| |
11.1較大晶體管的串聯(lián)版圖設(shè)計
11.2復(fù)雜邏輯電路版圖設(shè)計舉例
11.3如何進(jìn)行設(shè)計規(guī)則的檢查（DRC）
11.4版圖與邏輯設(shè)計一致性驗證（LVS）
11.5層次化結(jié)構(gòu)
11.6總體設(shè)計
11.7實驗課題的布局規(guī)劃 |
| 第四階段 |
|
| 學(xué)習(xí)目標(biāo) |
掌握做一個OPAMP的版圖設(shè)計及LVS DRC的Check。 |
|
| |
12 IC layout模擬模塊設(shè)計
12.1 OPAMP的原理及版圖設(shè)計
12.2 交差對稱的概念及版圖設(shè)計（很重要）
12.3 Dummy的概念、原理及如何添加dummy
實驗：做交差對稱，注意dummy.
|
|
| |
12.4 屏蔽線（Shielding line）的作用及做法。
12.5 其它對稱的概念及版圖設(shè)計
12.6 不同器件特性相對版圖布局的關(guān)系
12.7 關(guān)鍵線的連接
12.8 電源和地線的連接
12.9 LVS DRC check
實 驗：完成OP版圖，及LVS DRC的check。
|
|
| |
| 第五階段 |
| 學(xué)習(xí)目標(biāo) |
掌握大型Chip 的概念及布局，完成一個chip。 |
| |
13 Chip 的概念及布局
13.1 PAD的概念和做法
13.2 Under PAD的器件做法及對PAD的要求。
13.3 ESD器件和PAD及內(nèi)部模塊的連接
13.4 電源和地線間的ESD放電通路，Power clamp的版圖設(shè)計。
13.5 當(dāng)對任意PAD打ESD時的放電通路。
13.6 ESD器件和內(nèi)部的隔離
13.7 Sealring的概念和做法。
13.8 劃片道的概念及通常大小
13.9 Density的概念和原因及添加Density的方法。
13.10 Antenna現(xiàn)象的發(fā)生及修改。
|
| |
14.1.電源總線及信號總線
14.2 版圖中非懸空輸入
14.3 ESD電路
14.4 IC 功耗
14.5 雙極工藝介紹
14.6 模擬電路及其版圖設(shè)計 |
| |
實驗：
1 做一個PAD。
2 把PAD放在ESD器件上面，即做一個Under PAD的器件。
4 完成一個完整的chip
|
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業(yè)
