![]() |
![]() |
每期人數(shù)限3到5人。 |
![]() |
上課地點(diǎn):【上海】:同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】:電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】:北京中山學(xué)院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(hào)(中和大道) 【沈陽(yáng)分部】:沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】:鄭州大學(xué)/錦華大廈 【石家莊分部】:河北科技大學(xué)/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈 最近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班):UVM驗(yàn)證培訓(xùn)班:2025年4月7日--即將開(kāi)課-----即將開(kāi)課,歡迎垂詢 |
![]() |
☆資深工程師授課 ☆注重質(zhì)量 ☆邊講邊練 ☆合格學(xué)員免費(fèi)推薦工作 ☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū),提升您的職業(yè)資質(zhì) 專注高端培訓(xùn)15年,端海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力 得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。 ★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
![]() |
◆請(qǐng)咨詢客服。 |
![]() |
1、可免費(fèi)在以后培訓(xùn)班中重聽(tīng); |
![]() |
第一階段 |
課程說(shuō)明: 2.SystemVerilog 語(yǔ)義語(yǔ)法 3.SystemVerilog 并發(fā)操作機(jī)制 4.Object Oriented Programming (OOP) 面向?qū)ο蟮木幊?/p> 5.SystemVerilog 內(nèi)部通信機(jī)制 6.SystemVerilog Assertion 7.功能覆蓋率統(tǒng)計(jì) |
第二階段 SystemVerilog UVM 驗(yàn)證 |
課程說(shuō)明: UVM驗(yàn)證方法學(xué)是針對(duì)數(shù)字電路驗(yàn)證技術(shù)高級(jí)學(xué)員的課程,是數(shù)字電路驗(yàn)證工程師需要掌握的一項(xiàng)高級(jí)技能。該課程不僅是對(duì)UVM驗(yàn)證方法的理論描述,更重要的是對(duì)UVM驗(yàn)證方法學(xué)的理論和用法的歸納,總結(jié)和升華,通過(guò)UVM驗(yàn)證方法學(xué)課程的學(xué)習(xí)可以快速成為一名優(yōu)秀的IC驗(yàn)證工程師。 2.??????? UVM 消息服務(wù)機(jī)制 3.??????? UVM 數(shù)據(jù)建模 4.??????? UVM component factory and configuration 5.??????? TLM communication 6.??????? UVM callback 7.??????? UVM sequence and sequencer 8.??????? Advance on UVM phase 9.??????? Register Abstraction Layer (RAL) |