招生對(duì)象
--------------------------------- |
硬件設(shè)計(jì)工程師,硬件測(cè)試工程師,PCB設(shè)計(jì)工程師,EMC工程師,PI工程師,SI工程師,項(xiàng)目經(jīng)理,技術(shù)支持工程師,研發(fā)主管,研發(fā)總監(jiān),研發(fā)經(jīng)理,測(cè)試經(jīng)理,系統(tǒng)測(cè)試工程師。 |
|
課程內(nèi)容
--------------------------------- |
課程背景
本課程重點(diǎn)講解了DDR3_Gbps高速差分SIPI設(shè)計(jì),幫助電子行業(yè)工程技術(shù)人員提高在PCB布線和信號(hào)分析方面的專業(yè)技能,為企業(yè)培養(yǎng)優(yōu)秀的SI工程師,提高產(chǎn)品質(zhì)量和可靠性,增強(qiáng)產(chǎn)品在國(guó)內(nèi)國(guó)際的市場(chǎng)競(jìng)爭(zhēng)力。
本課程重點(diǎn)不是“書本上的理論”,而是“工程中該怎么做、為什么這樣做”。
既要了解“這個(gè)地方有這個(gè)問(wèn)題”,又要知道“這個(gè)問(wèn)題工程上這樣處理”。
緊扣工程設(shè)計(jì)講解關(guān)鍵知識(shí)點(diǎn),拒絕枯燥的理論堆積,實(shí)用為主,直觀形象,便于工程師接受。
課程受益
實(shí)戰(zhàn)應(yīng)用、真正解決問(wèn)題,方便落實(shí)!明白為什么,更清楚怎么做!
通過(guò)本課程的學(xué)習(xí)你可以在硬件設(shè)計(jì),硬件測(cè)試,PCB設(shè)計(jì),SI設(shè)計(jì),PI設(shè)計(jì)等方面的能力有質(zhì)的飛躍,本課程的內(nèi)容幫助你成為業(yè)界頂尖的工程師
參加對(duì)象
硬件設(shè)計(jì)工程師,硬件測(cè)試工程師,PCB設(shè)計(jì)工程師,EMC工程師,PI工程師,SI工程師,項(xiàng)目經(jīng)理,技術(shù)支持工程師,研發(fā)主管,研發(fā)總監(jiān),研發(fā)經(jīng)理,測(cè)試經(jīng)理,系統(tǒng)測(cè)試工程師。
DDR3_Gbps高速差分SIPI設(shè)計(jì)課程大綱
第一部分:DDR3高速并行SIPI設(shè)
1、DDR3 接口 SI/PI 設(shè)計(jì)內(nèi)容
? DDR3 接口介紹
? DDR3 接口信號(hào)電源要求
? DDR3 接口SI/PI 設(shè)計(jì)包含哪些內(nèi)容?
? 如何評(píng)價(jià)DDR接口信號(hào)質(zhì)量?
? 導(dǎo)致眼圖惡化的因素
? 時(shí)序分析ABC
? 影響時(shí)序的因素
? Timing Budget 示例
2、DQ/DQS??信號(hào)組
? 了解SSTL的脾氣
? ODT和ZQ calibration
? 走線阻抗:50歐???45歐? 40歐? …………
? 間距控制:1.5X ??? 2X ??? 2.5X ?????…………
? 如何優(yōu)化Ron、Z0、ODT組合
? 影響時(shí)序的因素分析
? 扇出長(zhǎng)度問(wèn)題
? 走線中途過(guò)孔的處理
? 怎樣規(guī)劃層疊和參考平面?
3、ADDR/CMD/CNTL_CLOCK信號(hào)組
? 常用拓?fù)浣Y(jié)構(gòu)及端接
? 摸透Fly-by 結(jié)構(gòu)的脾氣?
? 鏈中容性負(fù)載的影響
? 容性負(fù)載補(bǔ)償
? VTT 上拉電阻的選擇
? 主干線長(zhǎng)度、DDR區(qū)域分段長(zhǎng)度、尾巴長(zhǎng)度等的影響
? 驅(qū)動(dòng)器封裝引起的波形變化
? DDR芯片封裝引起的信號(hào)惡化
? DDR芯片扇出過(guò)孔的影響
? DDR芯片扇出長(zhǎng)度的影響
? Fly-by 結(jié)構(gòu)中不同位置的眼圖特點(diǎn)
? Fly-By結(jié)構(gòu)綜合優(yōu)化
? Fly-By結(jié)構(gòu)的等長(zhǎng)設(shè)置
? Timing Budget: 示例
? 影響jitter的因素分析
? T拓?fù)渑c端接
4、DDR3接口電源設(shè)計(jì)
? VDD/VDDQ電源設(shè)計(jì)
? VTT電源設(shè)計(jì)
? VREF電源設(shè)計(jì)
5、信號(hào)質(zhì)量及時(shí)序優(yōu)化要點(diǎn)
? 如何選擇阻抗
? 層疊設(shè)置必須注意的問(wèn)題
? Date lane優(yōu)化要點(diǎn)
? ADDR/CMD/CNTL/CLK優(yōu)化要點(diǎn)
? DDR3接口布線優(yōu)化要點(diǎn)
? VDD/VDDQ電源設(shè)計(jì)要點(diǎn)
? VTT電源設(shè)計(jì)要點(diǎn)
? VREF電源設(shè)計(jì)要點(diǎn)
6、DDR3 接口仿真方法
? 仿真設(shè)置關(guān)鍵點(diǎn)
? 如何解讀仿真結(jié)果
? 信號(hào)質(zhì)量仿真、演示
? 眼圖質(zhì)量仿真、演示
? 時(shí)序仿真、演示
第二部分:Gbps高速差分SIPI設(shè)計(jì)
1、高速差分設(shè)計(jì)8個(gè)關(guān)鍵控制點(diǎn)
? 高速差分互連系統(tǒng)結(jié)構(gòu)
? 眼圖關(guān)鍵特征參數(shù)解讀
? 高速差分設(shè)計(jì)8個(gè)關(guān)鍵控制點(diǎn)
2、S參數(shù)及TDR
? 理解S參數(shù)
? 利用S參數(shù)提取信息
? 利用S參數(shù) debug
? 反射與TDR
? TDR 分辨率
3、耦合干擾問(wèn)題
? 同層線間串?dāng)_
? 層間串?dāng)_
? 孔與孔的耦合干擾
? 回流路徑引起的耦合干擾
? 通過(guò)電源系統(tǒng)產(chǎn)生耦合干擾
? 各種耦合干擾的規(guī)避措施
4、抖動(dòng)問(wèn)題
? 引起抖動(dòng)的常見因素
? 耦合干擾如何影響抖動(dòng)
? ISI 如何影響抖動(dòng)
? AC耦合電容如何影響抖動(dòng)
? 阻抗不連續(xù)如何影響抖動(dòng)
? 參考平面如何影響抖動(dòng)
? 電源噪聲如何影響抖動(dòng)
? 差分對(duì)配置如何影響抖動(dòng)
? 差分不對(duì)稱性影響抖動(dòng)
5、差分、共模的轉(zhuǎn)換
? 詳解模態(tài)轉(zhuǎn)換
? 模態(tài)轉(zhuǎn)換對(duì)眼圖質(zhì)量的影響
? 解決模態(tài)轉(zhuǎn)換問(wèn)題的各種措施
6、互連通道阻抗優(yōu)化
? 阻抗連續(xù)性優(yōu)化內(nèi)容
? 過(guò)孔研究及優(yōu)化
? 金手指焊盤特性及優(yōu)化
? AC耦合電容焊盤優(yōu)化
7、電源優(yōu)化設(shè)計(jì)
? 摸透磁珠濾波器的脾氣
? L型還是PI型
? 負(fù)載之間的電源干擾
? 優(yōu)化電源樹結(jié)構(gòu)
? 電源樹優(yōu)化示例
? SERDES接口模擬電源設(shè)計(jì)要點(diǎn)
8、交流答疑 |
|