Virtuoso Layout Editor是Cadence 功能強(qiáng)大的全定制數(shù)字和模擬IC版圖編輯器。新型的強(qiáng)大的命令集同先進(jìn)的版圖編輯技術(shù)相結(jié)合，使其支持純多邊形、參數(shù)化單元、符號化版圖與壓縮、版圖綜合等多種輸入方法，快速的設(shè)計(jì)層次瀏覽以及多窗口環(huán)境使用戶可同時編輯多個設(shè)計(jì)。Assura物理驗(yàn)證系統(tǒng)與Virtuoso無縫集成，組成完整的在線版圖設(shè)計(jì)和驗(yàn)證環(huán)境。Virtuoso是廣泛用于世界頂尖的半導(dǎo)體廠商標(biāo)準(zhǔn)的設(shè)計(jì)環(huán)境。
Assura系列產(chǎn)品是面向深亞微米IC設(shè)計(jì)(<0.25um)的版圖驗(yàn)證、參數(shù)提取的最新解決方案，可用批處理或交互式模式對GDSII或Cadence的DFII數(shù)據(jù)庫進(jìn)行驗(yàn)證。Assura使用了層次化處理方法，為設(shè)計(jì)者提供了容量、性能、特征和精度等方面的突出性能，可滿足全芯片驗(yàn)證的需要。Assura系列產(chǎn)品就為深亞微米模擬和混合信號設(shè)計(jì)提供了最佳完整的從前端到后端解決方案。通過與業(yè)界使用最廣泛的模擬電路設(shè)計(jì)環(huán)境（DFII, ADE、VLE等）緊密集成在一起，Assura已經(jīng)成為今天和將來全定制電路設(shè)計(jì)的最佳選擇。
課程安排: Virtuoso Layout Editor & Assura Physical Verification (day 1-2)
階段 1:
Introduction
The Layout Editor Environment??
Layout Editor Basics
The Layout Editor Environment (Lab1)
The Layout Editor Commands (Lab2)
Layout Editor Basics (Lab3)
階段 2 :
Creating and Editing?DESIGNS
Virtuoso Layout Editor Turbo
Assura Physical Verification (DRC LVS)
Creating and Editing?DESIGNS?(Lab4)
Virtuoso Layout Editor Turbo (Lab5)
Assura Physical Verification (Lab6)
|
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業(yè)
